CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - VHDL 通信

搜索资源列表

  1. VHDL

    0下载:
  2. VHDL语言及其应用 哈尔滨工程大学信息与通信工程学院-VHDL language and the application of Harbin Engineering University, Institute of Information and Communication Engineering
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:559456
    • 提供者:ou
  1. RS232(1)

    0下载:
  2. 基于FPGA的串行通信接口设计,用硬件描述语言VHDL实现-FPGA-based serial communication interface design, using hardware descr iption language VHDL implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1042154
    • 提供者:吴海霞
  1. sci

    0下载:
  2. VHDL编写的仿单片机串口通信程序,具有校验等功能-Written in VHDL simulation microcontroller serial communication program with checking functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:111063
    • 提供者:skysonya
  1. viterbidecoder

    0下载:
  2. 移动通信系统中维特比译码器的硬件实现!j基于FPGA的有关编程代码-viterbi
  3. 所属分类:Windows Develop

    • 发布日期:2017-03-31
    • 文件大小:128667
    • 提供者:徐军
  1. xiandaiyidongtongxin

    0下载:
  2. 介绍了目前在数字无线通信中常用的一种向前纠错编码卷积码编码和Viterbi解码的原 理,并采用TOP—DOWN的设计思想,利用相关的EDA工具软件进行设计。并将卷积码编码器、Viterbi译码器设计下载到Ahera公司的FPGA芯片上进行仿真,得到了预期的设计结果。-Viterbi
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-17
    • 文件大小:234518
    • 提供者:徐军
  1. juanjiandviterbi

    0下载:
  2. 介绍了目前在数字无线通信中常用的一种向前纠错编码卷积码编码和Viterbi解码的原 理,并采用TOP—DOWN的设计思想,利用相关的EDA工具软件进行设计。并将卷积码编码器、 Viterbi译码器设计下载到Ahera公司的FPGA芯片上进行仿真,得到了预期的设计结果。-Viterbi
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-04
    • 文件大小:234488
    • 提供者:徐军
  1. convencode2

    0下载:
  2. 卷积码(2,1,3)编码过程。代码清晰简单,对应人民邮电版《通信原理》中卷积码编码过程-Convolutional code (2,1,3) encoder. Code is clear and straightforward, Telecommunications for the corresponding version of " Communication Principle" in the process of convolutional coding
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-04-03
    • 文件大小:119214
    • 提供者:zhaodanlin
  1. Receiver

    1下载:
  2. OFDM通信系统接收端完整verilog代码-OFDM communication system receiver complete verilog code
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-04-09
    • 文件大小:1497001
    • 提供者:王练
  1. Transmitter

    0下载:
  2. OFDM通信系统发送端完整verilog代码-OFDM communication system transmitter complete verilog code
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-05-10
    • 文件大小:2273114
    • 提供者:王练
  1. NRF24l01

    0下载:
  2. NRF24L01双向通讯源代码 无线开发 无线通信-NRF24L01 two-way wireless communications source code development of wireless communication
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2017-04-01
    • 文件大小:25353
    • 提供者:
  1. wireless_communication

    0下载:
  2. 无线通信调制解调用的verlog和matlab程序,很大很实用。-Wireless modem calls verlog and matlab program, very very practical.
  3. 所属分类:Modem program

    • 发布日期:2017-03-25
    • 文件大小:537006
    • 提供者:吴雷
  1. 5422c

    0下载:
  2. atmega128与AD5422实现通信,通过单片机输出数字量,使AD5422数字模拟量,可以输出电压,电流等-atmega128 with the AD5422 to achieve communication, digital output through the MCU to enable AD5422 digital analog, can output voltage, current, etc.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-02
    • 文件大小:169099
    • 提供者:张靖
  1. bpsk

    0下载:
  2. 基于FPGA的BPSK数字调制器的实现,对于学习通信专业的人应该有些帮助-FPGA-Based Digital Modulator BPSK, for people to learn communication professional should be some help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:432035
    • 提供者:李博
  1. RS3123

    0下载:
  2. Reed- So lomon (RS) 码是一种重要的纠错码, 它对随机性和突发性错误有极强的纠错能力, 广泛应用于 数字视频广播(DVB) 系统和其它数字通信领域。给出了一种GF (25) 域上的RS (31, 23) 编码器的实现算法, 介绍 了用现场可编程门阵列(FPGA ) 实现RS 编码器的原理和过程, 并给出了实现电路及其仿真的输出波形。-Reed-So lomon (RS) code is an important error-correcting code, its ra
  3. 所属分类:Communication

    • 发布日期:2016-03-31
    • 文件大小:360448
    • 提供者:王彬
  1. 5b6b

    0下载:
  2. 5B6B码是光纤数字通信系统中使用比较广泛的一种线路码型! 数据经过5B6B编码和并串转换后在光纤上传输,串行码序列中连续的比特0或比特1的长度不超过5,数据在0和1之间变换的密度很高,并具有直流平衡的特性,有利于接收电路和时钟恢复电路的设计。-5B6B code is used in fiber optic digital communication systems a more extensive line pattern! Data are 5B6B encoding and conver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3162
    • 提供者:王彬
  1. rs232

    0下载:
  2. 用vhdl实现fpga串口通信 包含 波特率生成 发送模块 接收模块 过采样 signaltap使用-Vhdl fpga serial communication with the realization of sending module contains the baud rate generation receiver module using oversampling signaltap
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2274959
    • 提供者:adam
  1. serial-VHDL-Deign

    0下载:
  2. 本程序模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。-This procedure is to verify the function module and the PC machine to achieve a basic serial communication functions. Need to install a serial PC, debugging tools to verify functionality of the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:65960
    • 提供者:RoyHunter
  1. UART_vhdl

    0下载:
  2. 非常经典的VHDL编写的UART软件核,支持8位/16位通信-UART S-Communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:405179
    • 提供者:张立洁
  1. uart16

    0下载:
  2. 一个16位的uart,可以实现串行通信,接受或者发送数据!-A 16-bit uart, serial communication can be achieved, accept or send data!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1020
    • 提供者:JOY
  1. cy68013withFPGA

    0下载:
  2. 经过验证的代码,关于cy68013 与FPGA进通信作,可以直接综合使用-After verification code into the FPGA on cy68013 and communications for, can be directly integrated use of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:288406
    • 提供者:谢好
« 1 2 ... 5 6 7 8 9 1011 12 13 14 15 ... 26 »
搜珍网 www.dssz.com